مشکل بزرگ در اتصالات کوچک

اتصالات متقابل – آن سیم‌های ف،ی با پهنای نانومتر که ترانزیستورها را به مدارهای یک آی سی متصل می‌کنند – نیاز به یک تعمیر اساسی دارند. و همانطور که کارخانه‌های تراشه‌ای به سمت بیرونی قانون مور پیش می‌روند، اتصالات درونی نیز به نقطه اختناق صنعت تبدیل می‌شوند.

حدود 20 تا 25 سال است که مس ف، انتخابی برای اتصالات است. کریس پنی از IBM، ماه گذشته به مهندسان گفت: با این حال، ما به نقطه‌ای می‌رسیم که پوسته پوسته شدن مس در حال کاهش است. نشست بین‌المللی دستگاه الکترونیکی IEEE (IEDM). “و فرصتی برای هادی های جایگزین وجود دارد.”

روتنیوم بر اساس تحقیقاتی که در IEDM 2022 گزارش شده است، یک نامزد پیشرو است، اما به سادگی تعویض یک ف، با ف، دیگر نیست. فرآیندهای نحوه تشکیل آنها بر روی یک تراشه باید وارونه شود. این اتصالات جدید به شکل متفاوت و چگالی بالاتری نیاز دارند. این اتصالات جدید به عایق بهتری نیز نیاز خواهند داشت تا مبادا ظرفیت کاهش سیگنال تمام مزایای آنها را از بین ببرد.

حتی جایی که اتصالات به هم می روند تغییر خواهد کرد و به زودی. اما مطالعات نشان می‌دهند که منافع حاصل از این تغییر با هزینه مشخصی همراه است.

روتنیوم، گذرگاه های بالا و شکاف های هوایی

در میان جایگزین های مس، روتنیوم طرفدار، به دست آورده است. اما تحقیقات نشان می‌دهد که فرمول‌های قدیمی که برای ساخت اتصالات مسی استفاده می‌شد، ضرری برای روتنیم است. اتصالات مسی با استفاده از آنچه a نامیده می شود ساخته می شوند فرآیند دمشق. اولین سازندگان تراشه از لیتوگرافی برای حک ، شکل اتصال به عایق دی الکتریک بالای ترانزیستورها استفاده می کنند. سپس یک آستر و یک ماده مانع را می‌گذارند که مانع از رانش اتم‌های مس به سمت بقیه تراشه می‌شود تا اشیا را به هم بریزند. سپس مس سنگر را پر می کند. در واقع، آن را بیش از حد پر می کند، بنابراین مازاد آن باید جلا داده شود.

پنی به مهندسان IEDM گفت که همه چیزهای اضافی، لاینر و مانع، حدود 40 تا 50 درصد از حجم اتصال را اشغال می کنند. بنابراین بخش رسانای اتصالات به ویژه در اتصالات عمودی بسیار ظریف بین لایه های اتصالات باریک شده و مقاومت را افزایش می دهد. اما محققان IBM و سامسونگ راهی برای ایجاد اتصالات روتنیمی با فاصله کم و با فاصله کم که نیازی به آستر یا دانه ندارند، یافته اند. این فرآیند لیتو اچ لیتو اچ با کمک فاصله، یا نامیده می شود فروش، و همانطور که از نام آن پیداست، بر کمک مضاعف متکی است لیتوگرافی فرابنفش شدید. به جای پر ، ترانشه ها، اتصالات روتنیم را از یک لایه یا ف، بیرون می کشد و سپس شکاف ها را با دی الکتریک پر می کند.

محققان با استفاده از اتصالات افقی بلند و نازک به بهترین مقاومت دست می یابند. با این حال، این ظرفیت را افزایش می دهد و سود را از بین می برد. خوشبختانه به دلیل نحوه ساخت SALELE اتصالات عمودی به نام vias– در بالای اتصالات افقی به جای زیر آنها – فضاهای بین خطوط روتنیوم باریک را می توان به راحتی با هوا پر کرد که بهترین عایق موجود است. پنی گفت: برای این اتصالات بلند و باریک “مزایای بالقوه افزودن شکاف هوا بسیار زیاد است… به اندازه کاهش 30 درصدی ظرفیت خط.”

او گفت که فرآیند SALELE “نقشه راه را برای فرآیندهای 1 نانومتری و فراتر از آن ارائه می کند.”

ریل های مدفون، انتقال برق به پشت و تراشه های سه بعدی داغ

در اوایل سال 2024، اینتل قصد دارد تغییری اساسی در محل اتصالات داخلی ایجاد کند که برق را به ترانزیستورهای یک تراشه منتقل می کنند. این طرح که تحویل برق به سمت پشتی نامیده می شود، شبکه اتصالات انتقال نیرو را می گیرد و آن را زیر سیلی، حرکت می دهد، بنابراین آنها از پایین به ترانزیستورها نزدیک می شوند. این دو مزیت اصلی دارد: به الکتریسیته اجازه می دهد از طریق اتصالات گسترده تر و مقاومت کمتری عبور کند و منجر به اتلاف انرژی کمتری شود. و فضای بالای ترانزیستورها را برای اتصالات حامل سیگنال آزاد می کند، به این م،ی که سلول های منطقی می توانند کوچکتر باشند. (محققین از Arm و مرکز تحقیقات نانوتکنولوژی بلژیک Imec اینجا همه چیز را توضیح داد.)

در IEDM 2022محققان Imec با یافتن راه‌هایی برای نزدیک‌تر ، نقاط انتهایی شبکه انتقال نیرو، که ریل‌های برق مدفون نامیده می‌شوند، به ترانزیستورها نزدیک‌تر می‌شوند تا قدرت پشتی را بهتر کار کند. اما آنها همچنین یک مشکل تا حدودی نگران کننده را کشف ،د، قدرت پشتی می تواند منجر به افزایش گرما در هنگام استفاده در تراشه های انباشته سه بعدی شود.

اول خبر خوب: وقتی محققان imec بررسی ،د که چقدر فاصله افقی بین یک ریل برق مدفون و یک ترانزیستور نیاز دارید، پاسخ تقریباً صفر بود. چند چرخه پردازش اضافی طول کشید تا اطمینان حاصل شود که ترانزیستورها تحت تأثیر قرار نگرفته اند، اما آنها نشان دادند که می تو،د ریل را درست در کنار ناحیه کانال ترانزیستور بسازید – اگرچه هنوز ده ها نانومتر زیر آن است. و این می تواند به م،ای سلول های منطقی کوچکتر باشد.

اکنون خبر بد: در تحقیقات جداگانه، مهندسان imec چندین نسخه از یک CPU آینده را شبیه سازی ،د. امروزه برخی از آن‌ها از نوع شبکه‌های انتقال نیرو استفاده می‌کنند که به آن تحویل برق در سمت جلو می‌گویند، که در آن همه اتصالات، اعم از داده و برق، در لایه‌های بالای سیلی، ساخته شده‌اند. برخی از آنها شبکه های تحویل برق پشتی داشتند. و یکی یک پشته سه بعدی از دو CPU بود که پایین دارای قدرت پشتی و بالا دارای سمت جلو بود.

مزایای قدرت پشتی با شبیه سازی پردازنده های دو بعدی تایید شد. در مقایسه با تحویل از جلو، برای مثال، تلفات ناشی از تحویل برق را به نصف کاهش داد. و افت ولتاژ گذرا کمتر مشخص بود. علاوه بر این، منطقه CPU 8 درصد کوچکتر بود. با این حال، داغ ترین ،مت تراشه پشتی حدود 45 درصد داغ تر از داغ ترین ،مت تراشه سمت جلو بود. دلیل احتمالی این است که نیروی پشتی نیاز به نازک شدن تراشه تا جایی دارد که باید به یک قطعه سیلی، جداگانه متصل شود تا ثابت بماند. این پیوند به ،وان مانعی در برابر جریان گرما عمل می کند.

محققان سناریویی را آزمایش ،د که در آن یک CPU [bottom grey] با یک شبکه تحویل برق سمت عقب به یک CPU دوم که یک شبکه تحویل برق سمت جلو دارد متصل می شود [top grey].

مشکلات واقعی با آی سی سه بعدی به وجود آمد. CPU بالا باید قدرت خود را از CPU پایین دریافت کند، اما سفر طول، به سمت بالا عواقب داشت. در حالی که CPU پایین هنوز دارای ویژگی های افت ولتاژ بهتری نسبت به یک تراشه سمت جلو بود، CPU بالایی از این نظر بسیار بدتر عمل کرد. و شبکه برق آی سی سه بعدی بیش از دو برابر توان مصرفی یک شبکه تراشه جلویی را مصرف می کرد. بدتر از آن، گرما نمی تواند به خوبی از پشته 3 بعدی فرار کند، با داغ ترین ،مت پایین تقریبا 2.5 برابر گرمتر از یک CPU در سمت جلو. CPU بالا خنک تر بود، اما نه خیلی.

شبیه سازی IC 3 بعدی مسلماً تا حدودی غیر واقعی است، imec رونگمی چن به مهندسان IEDM گفت. قرار دادن دو CPU در غیر این صورت ی،ان بر روی یکدیگر یک سناریوی بعید است. (در کنار هم قرار دادن حافظه با یک CPU بسیار رایج تر است.) او گفت: «این مقایسه خیلی منصفانه ای نیست. اما به برخی از مشکلات احتمالی اشاره می کند.